- Klopný obvod SR:
- Požadované komponenty:
- Schéma klopného obvodu SR a vysvětlení:
- Fungování SR Flip Flop:
Termín digitální v elektronice představuje generování, zpracování nebo ukládání dat ve formě dvou stavů. Tyto dva stavy mohou být reprezentovány jako VYSOKÝ nebo NÍZKÝ, pozitivní nebo ne pozitivní, nastavený nebo resetovaný, který je nakonec binární. Vysoká je 1 a nízká je 0, a proto je digitální technologie vyjádřena jako řada 0 a 1. Příkladem je 011010, ve kterém každý člen představuje jednotlivý stav. Tento proces blokování v hardwaru se tedy provádí pomocí určitých komponent, jako jsou latch nebo Flip-flop, Multiplexer, Demultiplexer, Encoders, Decoders atd., Které se souhrnně nazývají sekvenční logické obvody.
Budeme tedy diskutovat o klopných obvodech nazývaných také západky. Západky lze také chápat jako bistabilní multivibrátor jako dva stabilní stavy. Obecně mohou být tyto západkové obvody buď aktivní-vysoká, nebo aktivní-nízká a mohou být spouštěny signály VYSOKÝ nebo NÍZKÝ.
Běžné typy žabek jsou,
- RS Flip-Flop (RESET-SET)
- D Flip-flop (data)
- Flip-flop JK (Jack-Kilby)
- T Flip-flop (přepnout)
Z výše uvedených typů jsou k dispozici pouze klopné obvody JK a D v integrované IC formě a také se široce používají ve většině aplikací.
Zde v tomto článku budeme diskutovat o SR Flip Flop a prozkoumáme další Flip Flop v dalších článcích.
Klopný obvod SR:
Klopné obvody SR byly používány v běžných aplikacích, jako jsou MP3 přehrávače, domácí kina, přenosné zvukové doky atd. Ale nyní se místo toho používají klopné obvody JK a D, kvůli všestrannosti. Západku SR lze postavit s bránou NAND nebo s bránou NOR. Každý z nich bude mít vzájemně doplňovaný vstup a výstup. Zde používáme brány NAND k předvedení klopného obvodu SR.
Kdykoli je hodinový signál NÍZKÝ, vstupy S a R nikdy neovlivní výstup. Aby byly vstupy aktivní, musí být hodiny vysoké. Klopný obvod SR je tedy řízená bistabilní západka, kde hodinový signál je řídicím signálem. Opět se to dělí na klopný obvod SR spouštěný s kladnou hranou a klopný obvod SR spouštěný zápornou hranou. Výstup má tedy dva stabilní stavy založené na vstupech, které byly popsány níže.
Pravdivá tabulka SR Flip-Flop:
|
Stát CLK |
VSTUP |
VÝSTUP |
||
|
Hodiny |
S ' |
R ' |
Q |
Q ' |
|
NÍZKÝ |
X |
X |
0 |
1 |
|
VYSOKÝ |
0 |
0 |
0 |
1 |
|
VYSOKÝ |
1 |
0 |
1 |
0 |
|
VYSOKÝ |
0 |
1 |
0 |
1 |
|
VYSOKÝ |
1 |
1 |
1 |
0 |
Velikost paměti klopného obvodu SR je jeden bit. S (Set) a R (Reset) jsou vstupní stavy pro klopný obvod SR. Q a Q 'představují výstupní stavy klopného obvodu. Podle tabulky na základě vstupů výstup změní svůj stav. Je však důležité vzít v úvahu, že to vše může nastat pouze za přítomnosti hodinového signálu.
Jsme konstrukci SR flip flop pomocí NAND, který je jak je uvedeno níže,
Použitým integrovaným obvodem je SN74HC00N (Quadruple 2-Input Positive-NAND Gate). Jedná se o 14kolíkové balení, které obsahuje 4 jednotlivé brány NAND. Níže je schéma pinů a odpovídající popis pinů.
Požadované komponenty:
- IC SN74HC00 (brána Quad NAND) - 1 č.
- LM7805 - 1 č.
- Taktilní spínač - 3Ne.
- 9V baterie - 1č.
- LED (zelená - 1; červená - 2)
- Rezistory (1kὨ - 2; 220kὨ -2)
- Nepájivá deska
- Připojovací vodiče
Schéma klopného obvodu SR a vysvětlení:
Zde jsme použili IC SN74HC00N k předvedení obvodu SR Flip Flop, který má uvnitř čtyři brány NAND. Zdroj napájení IC byl omezen na MAXIMÁLNĚ 6 V a data jsou k dispozici v datovém listu. Níže uvedený snímek to ukazuje.
Proto jsme použili regulátor LM7805 k omezení napájecího napětí a napětí kolíku na maximálně 5V.
Fungování SR Flip Flop:
Dvě tlačítka S (Set) a R (Reset) jsou vstupní stavy pro klopný obvod SR. Dvě LED diody Q a Q 'představují výstupní stavy klopného obvodu. 9V baterie funguje jako vstup do regulátoru napětí LM7805. Regulovaný výstup 5 V se proto používá jako napájení Vcc a pin do IC. U různých vstupů na S 'a R' lze tedy odpovídající výstup vidět pomocí LED Q a Q '.
Tabulka pravdivosti a odpovídající stavy se liší podle typu konstrukce, kterou lze použít buď pomocí bran NAND, nebo bran NOR. Zde se to provádí pomocí bran NAND. Kolíky S 'a R' jsou normálně staženy dolů. Výchozí stav vstupu bude tedy S '= 0, R' = 0.
Níže jsme popsali všechny čtyři stavy SR Flip-Flop pomocí klopného obvodu SR provedeného na prkénku.
Stav 1: Hodiny - VYSOKÉ; S '- 0; R '- 0; Q - 0; Q '- 0
U vstupů stavu 1 svítí ČERVENÁ LED, která indikuje, že Q 'je VYSOKÁ a ZELENÁ LED ukazuje, že Q je NÍZKÁ.
Stav 2: Hodiny - VYSOKÉ; S '- 1; R '- 0; Q - 1; Q '- 0
Pro vstupy stavu 2 svítí ZELENÁ led, která indikuje, že Q je VYSOKÁ a ČERVENÁ LED ukazuje, že Q 'je NÍZKÁ.
Stav 3: Hodiny - VYSOKÉ; S '- 0; R '- 1; Q - 0; Q '- 1
Pro vstupy stavu 3 svítí ČERVENÁ LED, která indikuje, že Q 'je VYSOKÁ a ZELENÁ LED ukazuje, že Q je NÍZKÁ.
Stav 4: Hodiny - VYSOKÉ; S '- 1; R '- 1; Q - 1; Q '- 1
Pro vstupy stavu 4 svítí ČERVENÁ a ZELENÁ led, což ukazuje, že Q & Q 'jsou VYSOKÉ. Stát však není prakticky stabilní. Výstup se stane Q = 1 & Q '= 0 kvůli nestabilitě a absenci nepřetržitých hodin.
