- D Flip-flop:
- Požadované komponenty:
- D Obvodové schéma klopného obvodu a vysvětlení:
- Praktická ukázka Flip-Flopu:
Termín digitální v elektronice představuje generování, zpracování nebo ukládání dat ve formě dvou stavů. Tyto dva stavy mohou být reprezentovány jako VYSOKÝ nebo NÍZKÝ, pozitivní nebo ne pozitivní, nastavený nebo resetovaný, který je nakonec binární. Vysoká je 1 a nízká je 0, a proto je digitální technologie vyjádřena jako řada 0 a 1. Příkladem je 011010, ve kterém každý člen představuje jednotlivý stav. Tento proces blokování v hardwaru se tedy provádí pomocí určitých komponent, jako jsou latch nebo Flip-flop, Multiplexer, Demultiplexer, Encoders, Decoders atd., Které se souhrnně nazývají sekvenční logické obvody.
Budeme tedy diskutovat o klopných obvodech nazývaných také západky. Západky lze také chápat jako bistabilní multivibrátor jako dva stabilní stavy. Obecně mohou být tyto západkové obvody buď aktivní-vysoká, nebo aktivní-nízká a mohou být spouštěny signály VYSOKÝ nebo NÍZKÝ.
Běžné typy žabek jsou,
- RS Flip-Flop (RESET-SET)
- D Flip-flop (data)
- Flip-flop JK (Jack-Kilby)
- T Flip-flop (přepnout)
Z výše uvedených typů jsou k dispozici pouze klopné obvody JK a D v integrované IC formě a také se široce používají ve většině aplikací. Tady v tomto článku budeme diskutovat o typ D flip flop.
D Flip-flop:
D Klopné obvody se používají také jako součást paměťových prvků paměti a datových procesorů. Klopný obvod D lze postavit pomocí brány NAND nebo pomocí brány NOR. Díky své univerzálnosti jsou k dispozici jako IC balíčky. Hlavní aplikace klopného obvodu D spočívají v zavedení zpoždění v časovacím obvodu jako vyrovnávací paměti, vzorkování dat v určitých intervalech. Klopný obvod D je jednodušší, pokud jde o kabelové připojení, ve srovnání s klopným obvodem JK. Tady používáme brány NAND k předvedení flip flopu D.
Kdykoli je hodinový signál NÍZKÝ, vstup nikdy neovlivní stav výstupu. Aby byly vstupy aktivní, musí být hodiny vysoké. Klopný obvod D je tedy řízená bistabilní západka, kde hodinový signál je řídicím signálem. Opět se to dělí na klopný flop D s aktivovanou pozitivní hranou a klopný flop D s negativní hranou. Výstup má tedy dva stabilní stavy založené na vstupech, které byly popsány níže.
Pravdivá tabulka D Flip-Flop:
|
Hodiny |
VSTUP |
VÝSTUP |
|
|
D |
Q |
Q ' |
|
|
NÍZKÝ |
X |
0 |
1 |
|
VYSOKÝ |
0 |
0 |
1 |
|
VYSOKÝ |
1 |
1 |
0 |
D (Data) je vstupní stav pro klopný obvod D. Q a Q 'představují výstupní stavy klopného obvodu. Podle tabulky mění výstup na základě vstupů svůj stav. Je však důležité vzít v úvahu, že to vše může nastat pouze za přítomnosti hodinového signálu. To funguje přesně jako klopný obvod SR pouze pro doplňkové vstupy.
Reprezentace D Flip-Flop pomocí logických bran:
|
VSTUP |
VÝSTUP |
|
|
Vstup 1 |
Vstup 2 |
Výstup 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Tedy porovnáním pravdivostní tabulky brány NAND a použitím vstupů uvedených v D klopné flopální pravdivé tabulce lze výstup analyzovat. Analýza výše uvedené sestavy jako třístupňové struktury s ohledem na předchozí stav (Q ') jako 0
když D = 1 a CLOCK = HIGH
Výstup: Q = 1, Q '= 0. Práce je správná.
PRESET a CLEAR:
Flip flop D má další dva vstupy, a to PRESET a CLEAR. Signál HIGH na pin CLEAR způsobí, že výstup Q se resetuje na 0. Podobně signál HIGH na pin PRESET způsobí, že výstup Q se nastaví na 1. Proto samotný název vysvětluje popis pinů.
|
Hodiny |
VSTUP |
VÝSTUP |
|||
|
PŘEDNASTAVENÍ |
PRŮHLEDNÁ |
D |
Q |
Q ' |
|
|
X |
VYSOKÝ |
NÍZKÝ |
X |
1 |
0 |
|
X |
NÍZKÝ |
VYSOKÝ |
X |
0 |
1 |
|
X |
VYSOKÝ |
VYSOKÝ |
X |
1 |
1 |
|
VYSOKÝ |
NÍZKÝ |
NÍZKÝ |
0 |
0 |
1 |
|
VYSOKÝ |
NÍZKÝ |
NÍZKÝ |
1 |
1 |
0 |
IC balíček:
Zde použitý IC je HEF4013BP (klopný obvod typu D). Jedná se o 14kolíkové balení, které obsahuje 2 jednotlivé klopné obvody typu D. Níže je schéma pinů a odpovídající popis pinů.
|
KOLÍK |
Popis PIN |
|
Q |
Skutečný výstup |
|
Q ' |
Výstup komplimentu |
|
CP |
Vstup hodin |
|
CD |
CLEAR-Přímý vstup |
|
D |
Zadávání dat |
|
SD |
PRESET - přímý vstup |
|
V SS |
Přízemní |
|
V DD |
Napájecí napětí |
Požadované komponenty:
- IC HEF4013BP (klopný obvod Dual D) - 1 č.
- LM7805 - 1 č.
- Taktilní spínač - 4č.
- 9V baterie - 1č.
- LED (zelená - 1; červená - 1)
- Rezistory (1kὨ - 4; 220kὨ -2)
- Nepájivá deska
- Připojovací vodiče
D Obvodové schéma klopného obvodu a vysvětlení:
Zde jsme použili IC HEF4013BP k demonstraci obvodu D Flip Flop, který má uvnitř dva klopné obvody typu D. Napájecí zdroj IC HEF4013BP V DD se pohybuje od 0 do 18V a data jsou k dispozici v datovém listu. Níže uvedený snímek to ukazuje. Protože jsme na výstupu použili LED, byl zdroj omezen na 5V.
K omezení napětí LED jsme použili regulátor LM7805.
Praktická ukázka Flip-Flopu:
Tlačítka D (Data), PR (Předvolba), CL (Vymazat) jsou vstupy pro klopný obvod D. Dvě LED diody Q a Q 'představují výstupní stavy klopného obvodu. 9V baterie funguje jako vstup do regulátoru napětí LM7805. Regulovaný výstup 5 V se proto používá jako napájení Vcc a pin do IC. U různých vstupů na D lze tedy odpovídající výstup vidět pomocí LED Q a Q '.
Tyto kolíky CLK, CL, D a PR jsou obvykle strženy do původního stavu, jak je uvedeno níže. Výchozí stav vstupu bude tedy na všech pinech NÍZKÝ. Počáteční stav podle tabulky pravdivosti je tedy uveden výše. Q = 1, Q '= 0.
Níže jsme popsali různé stavy Flip-Flop typu D pomocí klopného obvodu D vytvořeného na prkénku.
Stát 1:
Hodiny - NÍZKÉ; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Pro vstupy stavu 1 svítí ČERVENÁ LED, která indikuje, že Q 'je VYSOKÁ a ZELENÁ LED ukazuje, že Q je NÍZKÁ. Jak je diskutováno výše, když je CLEAR nastaveno na HIGH, Q je resetováno na 0 a je vidět výše.
Stát 2:
Hodiny - NÍZKÉ; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Pro vstupy stavu 2 svítí ZELENÁ led, která indikuje, že Q je VYSOKÁ a ČERVENÁ LED ukazuje, že Q 'je LOW. Jak je uvedeno výše, když je PRESET nastaveno na HIGH, Q je nastaveno na 1 a je vidět výše.
Stav 3: Hodiny - NÍZKÉ; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Pro vstupy stavu 3 svítí ČERVENÁ a ZELENÁ led, což indikuje, že Q a Q 'budou zpočátku VYSOKÉ. Když jsou PR a CL po uvolnění tlačítek staženy dolů, stav zmizí.
Stav 4: Hodiny - VYSOKÉ; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Pro vstupy stavu 4 svítí ČERVENÁ LED, která indikuje, že Q 'je VYSOKÁ a ZELENÁ LED ukazuje, že Q je NÍZKÁ. Tento stav je stabilní a zůstává tam až do dalších hodin a vstupu. Vzhledem k tomu, že hodiny jsou spuštěny od LOW do HIGH, mělo by být před stisknutím tlačítka CLOCK stisknuto vstupní tlačítko D.
Stav 5: Hodiny - VYSOKÉ; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Pro vstupy stavu 5 svítí ZELENÁ led, která indikuje, že Q je VYSOKÁ a ČERVENÁ LED ukazuje, že Q 'je LOW. Tento stav je také stabilní a zůstane tam až do dalších hodin a vstupu. Vzhledem k tomu, že hodiny jsou spuštěny od LOW do HIGH, mělo by být před stisknutím tlačítka CLOCK stisknuto vstupní tlačítko D.
