- Flip-flop JK:
- Požadované komponenty:
- JK Flip-flop Schéma zapojení a vysvětlení:
- Praktická ukázka a práce JK Flip-Flop:
Termín digitální v elektronice představuje generování, zpracování nebo ukládání dat ve formě dvou stavů. Tyto dva stavy mohou být reprezentovány jako VYSOKÝ nebo NÍZKÝ, pozitivní nebo ne pozitivní, nastavený nebo resetovaný, který je nakonec binární. Vysoká je 1 a nízká je 0, a proto je digitální technologie vyjádřena jako řada 0 a 1. Příkladem je 011010, ve kterém každý člen představuje jednotlivý stav. Tento proces blokování v hardwaru se tedy provádí pomocí určitých komponent, jako jsou latch nebo Flip-flop, Multiplexer, Demultiplexer, Encoders, Decoders atd., Které se souhrnně nazývají sekvenční logické obvody.
Budeme tedy diskutovat o klopných obvodech nazývaných také západky. Západky lze také chápat jako bistabilní multivibrátor jako dva stabilní stavy. Obecně mohou být tyto západkové obvody buď aktivní-vysoká, nebo aktivní-nízká a mohou být spouštěny signály VYSOKÝ nebo NÍZKÝ.
Běžné typy žabek jsou,
- RS Flip-Flop (RESET-SET)
- D Flip-flop (data)
- Flip-flop JK (Jack-Kilby)
- T Flip-flop (přepnout)
Z výše uvedených typů jsou k dispozici pouze klopné obvody JK a D v integrované IC formě a také se široce používají ve většině aplikací. Zde v tomto článku budeme diskutovat o JK Flip Flop.
Flip-flop JK:
Název flip-flopu JK je pojmenován od vynálezce Jacka Kilbyho z texaských nástrojů. Díky své univerzálnosti jsou k dispozici jako IC balíčky. Hlavními aplikacemi klopného obvodu JK jsou posuvné registry, paměťové registry, čítače a řídicí obvody. Navzdory jednoduchému zapojení klopného obvodu typu D má klopný obvod JK přepínací povahu. To byla další výhoda. Proto se většinou používají v čítačích a generování PWM atd. Zde používáme brány NAND k předvedení flip flopu JK
Kdykoli je hodinový signál NÍZKÝ, vstup nikdy neovlivní stav výstupu. Aby byly vstupy aktivní, musí být hodiny vysoké. Tak, JK klopný obvod je řízený bistabilní západka, kde hodinový signál je řídící signál. Výstup má tedy dva stabilní stavy založené na vstupech, které byly popsány níže.
Pravdivá tabulka JK Flip Flop:
|
Hodiny |
VSTUP |
VÝSTUP |
|||
|
RESETOVAT |
J |
K. |
Q |
Q ' |
|
|
X |
NÍZKÝ |
X |
X |
0 |
1 |
|
VYSOKÝ |
VYSOKÝ |
0 |
0 |
Žádná změna |
|
|
VYSOKÝ |
VYSOKÝ |
0 |
1 |
0 |
1 |
|
VYSOKÝ |
VYSOKÝ |
1 |
0 |
1 |
0 |
|
VYSOKÝ |
VYSOKÝ |
1 |
1 |
Přepnout |
|
|
NÍZKÝ |
VYSOKÝ |
X |
X |
Žádná změna |
|
|
VYSOKÝ |
VYSOKÝ |
X |
X |
Žádná změna |
|
|
VYSOKÝ |
VYSOKÝ |
X |
X |
Žádná změna |
J (Jack) a K (Kilby) jsou vstupní stavy pro klopný obvod JK. Q a Q 'představují výstupní stavy klopného obvodu. Podle tabulky na základě vstupů výstup změní svůj stav. Je však důležité vzít v úvahu, že to vše může nastat pouze za přítomnosti hodinového signálu. To funguje jako klopný obvod SR pro bezplatné vstupy a výhodou je, že má přepínací funkci.
Zastoupení JK Flip-Flop pomocí logických bran:
Tedy porovnáním pravdivostní tabulky se třemi vstupy a dvěma vstupy brány NAND a použitím vstupů uvedených v tabulce pravdivosti klopného obvodu JK lze výstup analyzovat. Analýza výše uvedené sestavy jako dvoustupňové struktury s ohledem na předchozí stav (Q ') jako 0
Když J = 1, K = 0 a CLOCK = HIGH
Výstup: Q = 1, Q '= 0. Práce je správná.
RESET:
Pin RESET musí být aktivní VYSOKÝ. Všechny piny se stanou neaktivními po NÍZKÉ při pinu RESET. Proto se tento kolík vždy vytáhl nahoru a lze jej stáhnout pouze v případě potřeby.
IC balíček:
|
Q |
Skutečný výstup |
|
Q ' |
Výstup komplimentu |
|
HODINY |
Vstup hodin |
|
J |
Vstup dat 1 |
|
K. |
Vstup dat 2 |
|
RESETOVAT |
Přímý RESET (aktivováno nízko) |
|
GND |
Přízemní |
|
V CC |
Napájecí napětí |
Použitý IC je MC74HC73A (klopný obvod typu Dual JK s RESET). Jedná se o 14kolíkové balení, které obsahuje 2 samostatné klopné obvody JK. Nahoře je schéma pinů a odpovídající popis pinů.
Požadované komponenty:
- IC MC74HC73A (klopný obvod Dual JK) - 1 č.
- LM7805 - 1 č.
- Taktilní spínač - 4č.
- 9V baterie - 1č.
- LED (zelená - 1; červená - 1)
- Rezistory (1kὨ - 4; 220kὨ -2)
- Nepájivá deska
- Připojovací vodiče
JK Flip-flop Schéma zapojení a vysvětlení:
IC napájecí zdroj V DD se pohybuje od 0 do + 7V a data jsou k dispozici v datovém listu. Níže uvedený snímek to ukazuje. Také jsme použili LED na výstupu, zdroj byl omezen na 5V pro řízení napájecího napětí a stejnosměrného výstupního napětí.
K omezení napětí LED jsme použili regulátor LM7805.
Praktická ukázka a práce JK Flip-Flop:
Tlačítka J (Data1), K (Data2), R (Reset), CLK (Hodiny) jsou vstupy pro klopný obvod JK. Dvě LED diody Q a Q 'představují výstupní stavy klopného obvodu. 9V baterie funguje jako vstup do regulátoru napětí LM7805. Regulovaný výstup 5 V se proto používá jako napájení Vcc a pin do IC. U různých vstupů na D lze tedy odpovídající výstup vidět pomocí LED Q a Q '.
Tyto kolíky J, K, CLK jsou obvykle strženy a kolík R se zastavil. Výchozí stav vstupu bude tedy LOW napříč všemi piny kromě R, což je stav normálního provozu. To znamená, že počáteční stav podle pravdivostní tabulky se, jak je uvedeno výše. Q = 1, Q '= 0. Použité LED diody jsou proudově omezené pomocí 220Ohm rezistoru.
Poznámka: Vzhledem k tomu, že hodiny jsou spuštěny od HORNÍ k NÍZKÉ hraně, je třeba stisknout a podržet obě vstupní tlačítka až do uvolnění tlačítka CLOCK.
Níže jsme popsali různé stavy JK Flip-Flop pomocí obvodu Breadboard s IC MC74HC73A. Níže je uvedeno ukázkové video:
Stát 1:
Hodiny - VYSOKÉ; J - 0; K - 1; R - 1; Q - 0; Q '- 1
Pro vstupy stavu 1 svítí ČERVENÁ LED, která indikuje, že Q 'je VYSOKÁ a ZELENÁ LED ukazuje, že Q je NÍZKÁ. Fungování lze ověřit pomocí tabulky pravdivosti.
Poznámka: R je již vytaženo, takže není třeba stisknout tlačítko, aby bylo 1.
Stav 2: Hodiny - VYSOKÉ; J - 1; K - 0; R - 1; Q - 1; Q '- 0
Pro vstupy stavu 2 svítí ZELENÁ led, která indikuje, že Q je VYSOKÁ a ČERVENÁ LED ukazuje, že Q 'je NÍZKÁ. Totéž lze ověřit pomocí tabulky pravdivosti.
Stav 3: Hodiny - VYSOKÉ; J - 1; K - 1; R - 1; Q / Q '- Přepíná mezi dvěma stavy
Pro vstupy State 3 svítí ČERVENÉ a ZELENÉ LED diody alternativně pro každý hodinový puls (HIGH to LOW edge) indikující přepínací akci. Výstup přepíná z předchozího stavu do jiného stavu a tento proces pokračuje pro každý hodinový puls.
Pro první hodinový puls s J = K = 1
Pro druhý hodinový puls s J = K = 1
Stav 4: Hodiny - NÍZKÉ; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Poznámka: R je již vytaženo, takže musíme stisknout tlačítko, aby bylo 0.
Výstup stavu 4 ukazuje, že změny vstupu nemají vliv na tento stav. Výstup ČERVENÁ kontrolka svítí a indikuje, že Q 'je VYSOKÁ a ZELENÁ kontrolka ukazuje, že Q je NÍZKÁ. Tento stav je stabilní a zůstává tam, dokud nebudou použity další hodiny a vstup s RESETEM jako VYSOKÝ puls.
Stav 5: Zbývající stavy jsou Žádné změny, během kterých bude výstup podobný předchozímu stavu výstupu. Změny neovlivní výstupní stavy, můžete ověřit pomocí výše uvedené Pravdivé tabulky.
Kompletní fungování a všechny stavy jsou také ukázány ve videu níže.