Synchronní čítač

Co je Counter?

Počítadlo je zařízení, které dokáže spočítat jakoukoli konkrétní událost na základě toho, kolikrát ke konkrétní události došlo. V digitálním logickém systému nebo počítačích může tento čítač počítat a ukládat počet případů, kdy došlo k určité události nebo procesu, v závislosti na hodinovém signálu. Nejběžnějším typem čítače je sekvenční digitální logický obvod s jedním hodinovým vstupem a více výstupy. Výstupy představují binární nebo binárně kódovaná desetinná čísla. Každý hodinový puls buď zvyšuje nebo snižuje počet.

Synchronní čítač

Synchrounous obecně označuje něco, co je spojeno s ostatními na základě času. Synchronní signály se vyskytují při stejné hodinové frekvenci a všechny hodiny sledují stejné referenční hodiny.

V předchozím kurzu Asynchronous Counter jsme viděli, že výstup tohoto čítače je přímo spojen se vstupem dalšího následujícího čítače a vytváření řetězového systému, a kvůli tomuto řetězovému systému se během fáze počítání objeví zpoždění šíření systému a vytváří zpoždění počítání. V synchronním čítači používá hodinový vstup přes všechny klopné obvody stejný zdroj a vytváří stejný hodinový signál ve stejnou dobu. Čítač, který používá stejný hodinový signál ze stejného zdroje ve stejnou dobu, se tedy nazývá Synchronní čítač.

Synchronní čítač nahoru

Na obrázku výše je zobrazen základní návrh synchronního čítače, kterým je Synchronní čítač nahoru. 4-bitový synchronní up počítadlo začne počítat od 0 (0000 binárně) a přírůstek nebo počítat nahoru až 15 (1111 binárně) a pak začít nový cyklus počítání tím, že reset. Jeho pracovní frekvence je mnohem vyšší než asynchronní čítač stejného rozsahu. Také neexistuje žádné zpoždění šíření v synchronním čítači jen proto, že všechny klopné obvody nebo fáze čítače jsou v paralelním zdroji hodin a hodiny spouští všechny čítače současně.

Externí hodiny jsou přímo poskytovány všem klopným obvodům JK současně a paralelně. Pokud vidíme obvod, první klopný obvod, FFA, který je nejméně významným bitem v tomto 4bitovém synchronním čítači, je připojen k externímu vstupu Logic 1 přes kolíky J a K. Díky tomuto spojení, HIGH logika přes signál Logic 1, mění stav prvního klopného obvodu na každém hodinovém impulsu.

V další fázi je druhý klopný obvod FFB, vstupní kolík J a K připojen přes výstup prvního klopného obvodu. V případě FFC a FFD poskytují dvě logické brány AND potřebnou logiku napříč nimi. Tyto brány AND vytvářejí logiku pomocí vstupu a výstupu z klopných obvodů předchozí fáze.

Můžeme vytvořit stejnou sekvenci počítání použitou v asynchronním čítači vytvořením situace, kdy každý klopný obvod změní svůj stav v závislosti na tom, zda je všechny předchozí výstupy klopných obvodů v logice vysoké. Ale v tomto scénáři nebude žádný efekt zvlnění jen proto, že všechny klopné obvody jsou taktovány současně.

Synchronní čítač dolů

Mírné změny v části AND a pomocí invertovaného výstupu z klopného obvodu JK můžeme vytvořit Synchronous Down Counter. 4bitový synchronní čítač dolů začne počítat od 15 (1111 v binárním formátu) a snižovat nebo počítat směrem dolů na 0 nebo 0000 a poté zahájí nový cyklus počítání resetováním. V synchronním počítadle dolů, vstup brány AND se změní. První klopný obvod FFA je stejný jako v předchozím Synchronous up counter. Namísto přímého napájení výstupu prvního klopného obvodu do dalšího následujícího klopného obvodu používáme obrácený výstupní kolík, který se používá k poskytnutí vstupu J a K přes další klopný obvod FFB a také se používá jako vstupní kolík přes AND brána. Stejně jako předchozí obvod poskytují dvě brány AND potřebnou logiku dalším dvěma klopným obvodům FFC a FFD.

Schéma časování synchronního čítače

Na výše uvedeném obrázku je zobrazen hodinový vstup přes klopné obvody a výstupní časový diagram. Na každém hodinovém impulsu se synchronní čítač počítá postupně. Čítací výstup na čtyřech výstupních pinech je inkrementální od 0 do 15, v binárním formátu 0000 až 1111 pro 4bitový synchronní čítač nahoru. Po 15 nebo 1111 se čítač resetuje na 0 nebo 0000 a počítá se znovu s novým počítacím cyklem.

U synchronního čítače dolů, kde je invertovaný výstup připojen přes bránu AND, dochází k přesně opačnému kroku počítání. Počítadlo začíná počítat od 15 nebo 1111 do 0 nebo 0000 a poté se restartuje, aby zahájilo nový počítací cyklus a znovu začalo od 15 nebo 0000.

4bitový synchronní dekádový čítač

Stejně jako u asynchronního čítače lze i kaskádové klopné obvody počítat dekády nebo BCD, které mohou počítat od 0 do. Stejně jako asynchronní čítač bude mít také funkci „dělení n“ s číslem modulo nebo MOD. Musíme zvýšit počet MOD synchronního čítače (může být v konfiguraci nahoru nebo dolů).

Zde je 4-bitový synchronní Decade counter obvod je shown-

Výše uvedený obvod je vytvořen pomocí Synchronního binárního čítače, který produkuje početní sekvenci od 0 do 9. Pro požadovanou stavovou sekvenci a pro převod tohoto binárního čítače na desetileté počítadlo (základ 10 čísel, desetinné číslo) jsou implementovány další logiky. Když výstup dosáhne počtu 9 nebo 1001, čítač se vynuluje na 0000 a znovu bude počítat až 1001.

Ve výše uvedeném obvodu budou brány AND detekovat, že čítací sekvence dosáhne 9 nebo 1001 a změní stav třetího klopného obvodu zleva, FFC, aby změnil svůj stav na příštím hodinovém impulsu. Počítadlo se poté resetuje na 000 a znovu začne počítat, dokud není dosaženo hodnoty 1001.

MOD-12 lze vytvořit z výše uvedeného obvodu, pokud změníme polohu bran AND a bude počítat 12 stavů od 0 (0000 v binární podobě) do 11 (1011 v binární podobě) a poté resetovat na 0.

Informace týkající se spouštěcího impulzu

K dispozici jsou dva typy klopných obvodů spouštěných hranou, pozitivní hrana nebo negativní hrana.

Klopné obvody Positive Edge nebo Rising Edge počítají jeden jediný krok, když hodinový vstup změní svůj stav z logiky 0 na logiku 1, v jiném výrazu logická nízká na logická vysoká.

Na druhou stranu negativní klopné obvody nebo klesající hrany počítají jeden krok, když hodinový vstup změní svůj stav z logiky 1 na logiku 0, v jiném výrazu logická vysoká na logickou nízkou.

Čítače zvlnění ke změně stavu používají plusové hodiny spouštěné hranou nebo negativní hranou. Je za tím důvod. Ulehčí to příležitosti kaskádovat čítače společně, protože nejvýznamnější bit jednoho čítače může řídit hodinový vstup dalšího čítače.

Nabídka synchronního čítače provádí a přenáší pin pro aplikaci spojující čítače. Z tohoto důvodu není uvnitř obvodů žádné zpoždění šíření.

Výhody a nevýhody synchronního čítače

Nyní známe Synchronní čítač a jaký je rozdíl mezi Asynchronním čítačem a Synchronním čítačem. Synchronní čítač eliminuje spoustu omezení, která přicházejí v asynchronním čítači.

Mezi výhody synchronní pult je follows-

1. Je to jednodušší design než asynchronní čítač.
2. Působí současně.
3. S tím není spojeno žádné zpoždění šíření.
4. Sekvence počítání je řízena pomocí logických bran, pravděpodobnost chyby je nižší.
5. Rychlejší provoz než asynchronní čítač.

I když existuje mnoho výhod, jednou z hlavních nevýhod práce se synchronním čítačem je to, že vyžaduje spoustu logiky navíc.

Použití synchronního čítače

Několik aplikací, kde se používají synchronní čítače

1. Řízení pohybu stroje
2. Počitadlo otáček motoru
3. Kodéry rotačních hřídelů
4. Digitální generátory hodin nebo pulsů.
5. Digitální hodinky a poplašné systémy.